英伟达详解CPU Vera：88核Olympus架构重构AI服务器算力格局

2026年7月，英伟达详解CPU Vera技术细节，披露这款专为智能体AI设计的服务器处理器完整架构。Vera搭载88颗自研Olympus核心，基于Armv9.2指令集，配备1.2TB/s LPDDR5X内存带宽与3.4TB/s片上互连，在智能体工作负载下单核持续性能达x86的1.8倍，已向OpenAI、Anthropic等客户交付。

第一章 智能体AI时代催生新型CPU设计理念

一、从GPU王者到CPU挑战者的战略跃迁

英伟达长期以来以GPU闻名于世，其图形处理器已成为人工智能训练与推理的核心算力引擎。然而，随着智能体AI（Agentic AI）的崛起，CPU在AI基础设施中的战略价值正在被重新定义。2026年3月，英伟达CEO黄仁勋在GTC大会正式发布自研CPU Vera；7月21日，英伟达详解CPU Vera的完整技术规格、架构细节与性能测试结果，标志着这家GPU巨头正式进军服务器CPU市场，与AMD、英特尔展开正面竞争。

英伟达布局CPU是其垂直整合战略的关键一步。公司目标不仅是单独出售芯片，而是向客户交付整柜（Rack）一体化算力系统。通过自主研发CPU，英伟达能够更充分地释放GPU性能，在AMD自研芯片与各类定制化AI算力方案竞争加剧的背景下，巩固其系统在头部AI实验室的首选地位。

二、智能体AI如何重塑CPU性能需求

传统云计算CPU的设计理念强调核心数量与多线程吞吐能力，但智能体AI的工作负载特性截然不同。智能体在沙箱中运行代码、调用工具、检索上下文、与数据库交互并分析结果，然后将信息返回给模型。这一系列操作对CPU提出了全新要求：

单线程性能优先。 即使插槽完全负载，智能体AI仍需要强大的单线程性能来支撑串行执行路径。每个核心必须有足够的内存带宽，以持续为多个活跃执行上下文提供数据。并发条件下的延迟必须具备可预测性，确保智能体能够稳定完成预定步骤。此外，CPU需要高效处理不规则控制流、长依赖链和指针密集型数据结构。

英伟达超大规模计算业务副总裁Ian Buck指出，智能体让CPU变得“更加不可或缺”，尤其是CPU回答单个请求的速度变得越来越重要。英伟达产品市场负责人Hannah Coutand进一步阐释：“Vera重点优化了单核速度、内存带宽以及延迟表现，让AI智能体能够尽快将任务交还GPU，从而最大限度提升GPU这一AI工厂中最昂贵、最重要资产的利用率。”

第二章 Vera CPU核心架构：Olympus的全自研之路

一、从公版到自研：Olympus核心的设计哲学

英伟达详解CPU Vera时特别强调，这是公司首款从CPU核心开始自主设计的服务器处理器，而非采用Arm提供的现成核心设计。与前代采用Arm Neoverse公版核心的Grace CPU不同，Vera彻底摒弃了公版方案，搭载88颗英伟达完全自研的Olympus核心，基于Armv9.2指令集架构构建。

黄仁勋在COMPUTEX 2026解释了这一设计决策：数据中心对单线程性能和延迟有极为严格的要求，AI智能体的响应时间必须尽可能短，CPU若无法快速响应GPU的指令，将造成大量资源浪费。自研Olympus核心正是为了最大化每周期指令数（IPC），专门针对不规则、分支密集、延迟敏感且高度并发的软件场景进行优化。

相较前代Grace CPU，Olympus核心实现了50%的IPC提升。在整体性能层面，搭载88核心的Vera相比72核心的Grace，性能提升约63%。这一代际增幅远超常规x86处理器的年际提升水平。

二、Olympus核心微架构深度解析

英伟达详解CPU Vera的技术博文披露了Olympus核心的完整微架构。Olympus核心采用四大部分设计：前端（Front End）、核心中段（Mid Core）、执行引擎（Execution Engine）与缓存子系统（Cache Subsystem）。

前端与分支预测。 Olympus核心前端集成10宽解码引擎（10-Wide Instruction Decode），支持每周期最多处理2个已采用分支。其分支预测子系统包含神经分支预测器（Neural Branch Predictor），用于提升复杂分支模式下的预测准确性。这一设计对智能体AI工作负载尤为重要——这类负载充斥着大量不规则控制流和条件分支，传统分支预测器难以高效处理。

缓存层次结构。 每个Olympus核心配备96KB L1数据缓存、64KB L1指令缓存以及2MB L2缓存。全芯片集成164MB统一L3缓存。相比Grace，Vera的每核心L2缓存翻倍。这一缓存层次结构经过精心优化，旨在降低数据访问延迟，确保核心在高并发场景下仍能保持稳定的数据供给。

执行引擎。 Olympus核心的执行引擎针对复杂向量运算进行了优化，支持FP8精度计算。Vera是首款支持FP8精度的CPU，这一特性使其在AI推理工作负载中具有显著优势。

三、单芯片设计：消除“小芯片税”

Vera CPU采用单片计算裸片（Monolithic Compute Die）设计，所有88个Olympus核心集成在同一芯片上。这一设计决策避免了多芯片（Multi-Chiplet）CPU设计中常见的问题——工作负载在芯片间或子NUMA域间迁移时产生的性能悬崖。

英伟达称这一优势为“零小芯片税”（Zero Chiplet Tax）。在智能体AI工作负载中，核心间通信频繁且延迟敏感，单片设计确保所有核心能够以一致、低延迟的方式访问共享资源。这一设计理念与当前AMD、英特尔广泛采用的Chiplet架构形成鲜明对比，凸显了英伟达针对AI工作负载的差异化思路。

第三章 性能实测：Vera如何在AI负载中超越x86

一、智能体工作负载下的性能优势

英伟达详解CPU Vera时公布了多项性能测试数据。在智能体AI执行的满载CPU工作负载中，Vera的单核持续性能达到x86的1.8倍。在AI智能体任务整体性能上，Vera相较x86架构CPU提升约50%。

AI云平台DeepInfra的独立测试显示，在AI智能体工作负载下，Vera CPU的协同速度高达其他CPU产品的2.2倍；在保持相同服务质量的前提下，Vera能够支持最多1.6倍的并发AI代理运行。

二、真实场景应用测试

在实际应用场景中，Vera的表现同样出色。Perplexity测试了一项真实编码流程——克隆代码仓库并在沙箱中运行测试套件，结果显示Vera完成任务速度约为x86的1.5倍，并发沙箱启动速度最高达到x86的1.9倍。

在数据处理类负载中，合作伙伴测试显示Vera运行Starburst（分布式SQL分析平台）的大规模SQL分析速度可达领先x86服务器CPU的3倍；在Redpanda流式数据平台的实时流处理场景中，延迟最高可降低至六分之一。在代理式沙盒环境中，Vera的五类核心工作负载（SQLite内存查询、代码编译、Python工具链执行、正则表达式解析等）整体性能达到顶尖x86 CPU的1.8倍。

三、SPEC基准测试与竞品对比

在标准化基准测试中，Vera同样展现出竞争力。根据公布的SPEC CPU 2026非官方结果，双路Vera配置在SPECrate整数套件中取得925分的基准成绩，略高于双路AMD EPYC 9755的898分——Vera以更少的线程数实现了约3%的领先。

在Linux内核编译场景中，单路Vera（88核/176线程）仅需20秒完成编译，每核编译效率达到128核x86芯片的约两倍。在7-Zip压缩测试中，Vera的单核能效比领先参与对比的x86 CPU约20%。

第四章 内存子系统与片上互连：消除数据瓶颈

一、LPDDR5X内存子系统：带宽与能效的平衡

英伟达详解CPU Vera的内存子系统时强调，Vera采用SOCAMM2 LPDDR5X内存模块，聚合带宽最高达1.2TB/s。按单核心计算，每核心可享最高14GB/s的内存带宽。Vera支持最高1.5TB内存容量。

LPDDR5X的选择体现了能效考量。传统DDR5内存在带宽、效率与可维护性之间需要做出取舍，而Vera将LPDDR5X与可拆卸、可现场更换的SOCAMM模块相结合，在提供低功耗效率的同时保持了服务器级的灵活性与可升级性。与搭载DDR5的领先x86 CPU相比，Vera提供2倍内存带宽、3倍每核心带宽以及4倍能源效率。内存功耗低于40瓦。

二、NVIDIA可扩展相干互连（SCF）

Vera CPU搭载第二代NVIDIA可扩展相干互连（Scalable Coherency Fabric，SCF）。SCF在单一运算芯片上连接所有88个核心、缓存、内存控制器、I/O以及NVLink-C2C接口。

SCF提供最高3.4TB/s的双向分区带宽，并集成164MB统一L3缓存架构。即使在CPU完全负载的情况下，SCF也能确保核心以快速且一致的方式访问数据。SCF的关键优势包括：CPU集群间的低延迟通信、对共享系统级缓存资源的高效访问、与内存控制器的高带宽连接，以及与NVLink-C2C和加速器基础设施的原生集成。

三、NVLink-C2C与PCIe扩展

Vera通过NVLink-C2C提供高达1.8TB/s的一致性CPU-GPU带宽。这一高带宽互连使Vera与英伟达GPU之间能够实现高效的数据交换，是Vera Rubin一体化平台的关键技术基础。

在I/O扩展方面，Vera支持双路扩展，通过第二代NVLink-C2C构建一致性双路平台。双路配置下，平台提供176条PCIe 6.4通道，并支持CXL 3.1协议。单CPU配置下提供88条PCIe 6.4通道。

四、保密计算与安全

Vera CPU基于Arm CCA（Confidential Compute Architecture）/RME（Realm Management Extension）架构，支持按虚拟机分配加密密钥。同时，Vera使用经认证的C2C加密保护一致性链路数据。Vera还具备TEE-I/O能力，进一步增强了机密计算场景下的数据安全保障。

第五章 Vera与竞品的全面横向对比

（注：“—”表示公开数据中未明确披露；“至强（参考）”表示英特尔至强系列作为x86架构参照，非特指某一具体型号）

第六章 产品形态与市场部署

一、多形态产品矩阵

英伟达详解CPU Vera时明确了多种产品形态：

独立Vera CPU。 可作为独立CPU在数据中心部署，承担AI工厂中的CPU密集型工作负载。

Vera Rubin平台。 Vera与英伟达Rubin GPU组合，形成Vera Rubin NVL72等一体化系统。NVL72整柜系统整合72颗Rubin GPU与36颗Vera CPU，采用液冷设计。

Vera CPU整柜系统。 由256颗Vera CPU组成的液冷整柜系统，单机柜可同时运行超过22,500个并发CPU环境。这为AI工厂提供了与GPU基础设施同等规模的沙箱执行、工具使用、代码工作负载与强化学习评估能力。

双路服务器配置。 配备两颗Vera CPU的标准服务器配置。

二、客户交付与部署进展

Vera芯片已于2026年6月交付给首批客户，包括OpenAI、Anthropic、SpaceX以及Oracle Cloud Infrastructure。英伟达超大规模与HPC副总裁Ian Buck亲手将首批Vera CPU系统交付给这些客户。

OpenAI计划自2026年第三季度开始大规模部署Vera芯片。Anthropic正在评估Vera以扩展其CPU密集型代理型工作负载。SpaceXAI则评估Vera用于强化学习工作负载与基于代理的仿真流水线。

在云服务提供商方面，Oracle Cloud Infrastructure已确认部署Vera。字节跳动、CoreWeave、Lambda、Nebius、Nscale等超大规模云服务商也计划采用Vera改造其AI工厂。

系统集成商方面，戴尔科技集团、慧与科技（HPE）、联想、美超微以及华硕、仁宝、鸿海、技嘉、和硕、云达、纬创、纬颖等台湾系统制造商均已宣布支持Vera的服务器产品。HPE已发布搭载Vera的ProLiant Compute DL394 Gen12服务器，面向智能体AI编排与强化学习工作负载。

三、市场规模与定价预期

英伟达预计未来整个服务器CPU市场规模有望达到2000亿美元。Bernstein估计2025年成熟服务器CPU市场规模约为370亿美元。Wolfe Research预计Vera芯片平均售价约为5000美元，2026年出货量约130万颗。英伟达拒绝评论具体产品定价。

第七章 战略意义与产业影响

一、打破x86双头垄断

长期以来，服务器CPU市场由英特尔和AMD的x86架构主导。据CNBC报道，AMD占据约33%的服务器CPU市场份额，英特尔约占66.8%。英伟达详解CPU Vera并正式进入这一市场，意味着x86架构在服务器CPU领域长达数十年的统治地位首次面临来自Arm架构的实质性挑战。

分析人士指出，英伟达自研CPU意在打破客户对英特尔、AMD CPU的依赖，争夺这一市场的收入份额。Vera的推出为AI服务器客户提供了第三种选择——一个与英伟达GPU深度协同优化的CPU方案。

二、智能体AI时代的基础设施重构

智能体AI的崛起正在重构AI基础设施的架构。2022年ChatGPT发布时，第一代AI服务器通常采用“一颗CPU搭配最多八颗GPU”的架构。而智能体AI需要CPU承担更多协调、编排、代码执行与工具调用任务，CPU的重要性再次提升。

资本市场已捕捉到这一趋势。截至2026年，AMD和英特尔股价分别上涨128%和149%，成为当年表现最好的两只芯片股，而英伟达同期仅上涨8%。这一现象表明，市场正在重新评估CPU在AI时代中的战略价值。

三、Vera Rubin平台的协同效应

Vera并非孤立产品，而是英伟达AI工厂战略的核心组件。Vera Rubin NVL72整合Vera CPU、Rubin GPU、NVLink 6、ConnectX-9 SuperNIC、BlueField-4 DPU及Spectrum-6交换系统。CoreWeave的基准测试显示，Vera Rubin NVL72相比Grace Blackwell NVL72，每兆瓦可实现10倍Token吞吐提升。

这一平台级战略意味着英伟达正在从GPU供应商转型为全栈AI基础设施提供商。通过自研CPU，英伟达能够对整个AI算力栈进行端到端优化，为客户提供更高效率、更低总拥有成本的解决方案。

结语

英伟达详解CPU Vera标志着AI处理器市场进入新阶段。Vera以88颗自研Olympus核心、1.2TB/s内存带宽、3.4TB/s片上互连和领先的单线程性能，为智能体AI工作负载提供了全新的CPU方案。从架构设计到性能实测，从内存子系统到产品形态，Vera展现了英伟达在CPU领域的研发实力与战略决心。

随着Vera在2026年下半年全面上市，AI服务器市场的竞争格局将迎来深刻变革。x86双头垄断的时代或将终结，一个由CPU与GPU深度协同优化驱动的新计算范式正在形成。

常见问题（FAQ）

问：英伟达Vera CPU与Grace CPU的核心区别是什么？

答：Grace采用Arm Neoverse公版核心，而Vera搭载英伟达完全自研的Olympus核心。Olympus核心实现了50%的IPC提升，整体性能较Grace提升约63%。Vera还配备了翻倍的L2缓存（2MB/核心）和更大的164MB统一L3缓存。

问：Vera CPU基于什么指令集架构？

答：Vera基于Armv9.2指令集架构，但核心设计完全由英伟达自主研发，而非采用Arm的公版核心设计。

问：Vera在AI工作负载中比x86快多少？

答：在智能体AI工作负载下，Vera的单核持续性能为x86的1.8倍。在AI智能体任务整体性能上提升约50%。协同速度可达其他CPU的2.2倍，支持最多1.6倍并发AI代理。

问：Vera CPU的功耗是多少？

答：Vera的热设计功耗（TDP）范围为250瓦至450瓦。LPDDR5X内存子系统功耗低于40瓦。

问：Vera CPU何时可以购买？

答：Vera已于2026年6月交付首批客户。全面量产预计在2026年第三季度，系统厂商和云合作伙伴的产品预计在2026年秋季陆续推出。

问：哪些客户已确认采用Vera？

答：已确认的客户包括OpenAI、Anthropic、SpaceX、Oracle Cloud Infrastructure，以及字节跳动、CoreWeave、Lambda、Nebius、Nscale等超大规模云服务商。

问：Vera能否单独使用，还是必须搭配英伟达GPU？

答：Vera既可以作为独立CPU在数据中心单独部署，也可以与英伟达GPU组合成Vera Rubin等一体化系统。

问：Vera Rubin NVL72的性能提升有多大？

答：CoreWeave测试显示，Vera Rubin NVL72相比前代Grace Blackwell NVL72，每兆瓦可实现10倍Token吞吐提升。

问：Vera支持哪些内存类型和容量？

答：Vera采用SOCAMM2 LPDDR5X内存模块，聚合带宽1.2TB/s，支持最高1.5TB内存容量。

问：Vera在SPEC基准测试中的表现如何？

答：在SPEC CPU 2026 SPECrate整数套件中，双路Vera取得925分，略高于双路AMD EPYC 9755的898分。